S5PV210|S5PV210 概述

---

目录

• S5PV210|S5PV210 概述
  • 1.S5PV210 概述
    • 1.1 架构概述
    • 1.2 S5PV210 框图
    • 1.3 S5PV210的主要特性
      • 1.3.1 微处理器
      • 1.3.2 内存子系统
      • 1.3.3 多媒体
        • ? 相机接口
        • ? 多格式视频编解码器 (MFC)
      • 1.3.4 音频子系统
        • ? 音频处理由可重构处理器 (RP) 推进
        • ? 低功耗音频子系统
      • 1.3.5 安全子系统
        • ? 片上安全启动 ROM
        • ? 片上安全 RAM
        • ? 硬件加密加速器
        • ? 安全 JTAG
      • 1.3.6 连通性
        • ? PCM 音频接口
        • ? AC97 音频接口
        • ? SPDIF 接口（仅限 TX）
        • ? I2S 总线接口
        • ? 调制解调器接口
        • ? I2C 总线接口
        • ? ATA 控制器
        • ? 串口
        • ? USB 2.0 OTG
        • ? USB 主机 2.0
        • ? HS-MMC/SDIO 接口
        • ? SPI 接口
        • ? 通用输入输出口
      • 1.3.7 系统外设
        • ? 实时时钟
        • ? 锁相环
        • ? 键盘
        • ? 带脉宽调制的定时器
        • ? 系统定时器
        • ? DMA
        • ? A/D 转换器和触摸屏界面
        • ? 看门狗定时器
        • ? 向量中断控制器
        • ? 能源管理
    • 1.4 惯例
      • 1.4.1 寄存器 R/W 约定
      • 1.4.2 寄存器值约定
  • 2.内存映射
    • 2.1 内存地址映射
    • 2.1.1 设备特定地址空间
    • 2.1.2 特殊功能寄存器映射

1.S5PV210 概述

• 1.1 架构概述

S5PV210 是一款 32 位 RISC 高性价比、低功耗、高性能的微处理器解决方案，适用于手机和一般应用。它集成了ARM Cortex-A8内核，实现了ARM架构V7-A，支持外设。

为3G和3.5G通信业务提供优化的硬件（H/W）性能，S5PV210采用64位内部总线架构。这包括许多用于运动视频处理、显示控制和缩放等任务的强大硬件加速器。集成多格式编解码器 (MFC) 支持 MPEG-1/2/4、H.263 和 H.264 的编码和解码，以及 VC1 的解码。
此硬件加速器 (MFC) 支持实时视频会议和模拟电视输出、用于 NTSC 的 HDMI 和 PAL 模式。

S5PV210 具有与外部存储器的接口，能够维持高端通信服务所需的大量存储器带宽。存储器系统具有用于并行访问的 Flash/ROM 外部存储器端口和 DRAM 端口，以满足高带宽。 DRAM 控制器支持 LPDDR1（移动 DDR）、DDR2 或 LPDDR2。

Flash/ROM 端口支持 NAND Flash、NOR-Flash、OneNAND、SRAM 和 ROM 类型的外部存储器。

为了降低系统总成本并增强整体功能，S5PV210 包括许多硬件外设，例如 TFT 24 位真彩色 LCD 控制器、摄像头接口、MIPI DSI、CSI-2、电源管理系统管理器、ATA 接口、四个 UART、 24 通道 DMA、五个定时器、通用 I/O 端口、三个 I2S、S/PDIF、三个（通用）IIC-BUS 接口、两个 HS-SPI、USB Host 2.0、高速运行的 USB 2.0 OTG (480Mbps) 、四个 SD 主机和高速多媒体卡接口，以及四个用于时钟生成的 PLL。

带有 MCP 的包上包 (POP) 选项可用于小尺寸应用。

• 1.2 S5PV210 框图

S5PV210 的完整框图如图 1-1 所示。

• 1.3 S5PV210的主要特性

  S5PV210 的主要特性包括：
  ? 带有 NEON 的基于 ARM CortexTM-A8 的 CPU 子系统
  ? 32/ 32 KB I/D 缓存，512 KB L2 缓存
  ? 工作频率高达 800 MHz 或 1 GHz
  ? 64 位多层总线架构
  ? ARM CortexTM-A8 的 MSYS 域、3D 引擎、多格式编解码器和中断控制器
  ? 工作频率高达 200 MHz
  ? DSYS 域主要用于 Display IP（如 LCD 控制器、Camera interface 和 TVout）和 MDMA
  ? 工作频率高达 166 MHz
  ? PSYS 域主要用于其他系统组件，例如系统外设、外部存储器接口、外围 DMA、连接 IP 和音频接口。
  ? 工作频率高达 133 MHz
  ? 用于低功耗音频播放的音频域
  ? 移动应用的高级电源管理
  ? 64 KB ROM 用于安全启动和 96 KB RAM 用于安全功能
  ? 8 位 ITU 601/656 相机接口支持水平尺寸高达 4224 像素的缩放和 8192 像素的未缩放分辨率
  ? 多格式编解码器提供高达 1080p@30fps 的 MPEG-4/H.263/H.264 编码和解码以及高达 1080p@30 fps 的 MPEG-2/VC1 视频解码
  ? 具有可编程着色器的 3D 图形加速高达 2000 万个三角形/秒和 1000 个百万像素/秒
  ? 2D 图形加速高达 160Mpixels/s
  ? 1/ 2/ 4/ 8 bpp Palletized 或 8/ 16/ 24 bpp Non-Palletized 彩色 TFT 建议高达 XGA 分辨率
  ? 电视输出和 HDMI 接口支持 NTSC 和 PAL 模式，带有图像增强器
  ? MIPI-DSI 和 MIPI-CSI 接口支持
  ? 1 个 AC-97 音频编解码器接口和 3 通道 PCM 串行音频接口
  ? 三个 24 位 I2S 接口支持
  ? 1 个 TX only S/PDIF 接口支持数字音频
  ? 三个 I2C 接口支持
  ? 两个 SPI 支持
  ? 四个 UART 支持三个用于蓝牙 2.0 的 Mbps 端口
  ? 片上 USB 2.0 OTG 支持高速（480 Mbps，片上收发器）
  ? 片上 USB 2.0 主机支持
  ? 异步调制解调器接口支持
  ? 四个 SD/ SDIO/ HS-MMC 接口支持
  ? ATA/ATAPI-6 标准接口支持
  ? 24 通道 DMA 控制器（8 通道用于内存到内存 DMA，16 通道用于外设 DMA）
  ? 支持 14x8 键矩阵
  ? 10 通道 12 位多路复用 ADC
  ? 可配置的 GPIO
  ? 实时时钟、PLL、PWM 定时器和看门狗定时器
  ? 系统定时器支持在掉电模式（睡眠模式除外）下提供准确的滴答时间
  ? 内存子系统
  ? 带有 x8 或 x16 数据总线的异步 SRAM/ ROM/ NOR 接口
  ? NAND 接口与 x8 数据总线
  ? 带 x16 数据总线的复用/解复用 OneNAND 接口
  ? LPDDR1 接口与 x16 或 x32 数据总线（高达 400 Mbps/pin DDR）
  ? DDR2 接口与 x16 或 x32 数据总线（高达 400 Mbps/pin DDR）
  ? LPDDR2 接口（高达 400 Mbps/pin DDR）

• 1.3.1 微处理器

  • 该微处理器的主要特性包括：
    ? ARM CortexTM-A8 处理器是第一款基于ARMv7 架构的应用处理器。
    ? ARM CortexTM-A8 处理器能够将速度扩展到 1 GHz，满足功耗优化的移动设备的要求，这些设备要求以低于 300mW 的速度运行；性能优化的消费类应用程序需要 2000 Dhrystone MIPS。
    ? 支持首个采用 ARM 技术的超标量处理器，用于增强代码密度和性能，NEONTM 技术用于多媒体和信号处理，以及 Jazelle® RCT 技术用于增强代码密度和性能。
    Java 和其他字节码语言的提前和即时编译。
    ? ARM CortexTM-A8 的其他特性包括：
    ? Thumb-2 技术可实现更高的性能、能效和代码密度
    ? NEOTM 信号处理扩展
    ? Jazelle RCT Java 加速技术
    ? 用于安全交易和 DRM 的 TrustZone 技术
    ? 13 级主整数流水线
    ? 10 级 NEOTM 媒体管道
    ? 使用标准编译 RAM 的集成 L2 缓存
    ? 针对性能和功耗优化的 L1 缓存

• 1.3.2 内存子系统

  内存子系统的主要特性包括：
  ? 高带宽内存矩阵子系统
  ? 两个独立的外部存储器端口（1 x16 静态混合存储器端口和 2 x32 DRAM 端口）
  ? 矩阵架构通过同时访问能力增加了整体带宽
  ? SR