|
en,
output cfg_err_cor,
output cfg_err_ur,
output cfg_err_ecrc,
output cfg_err_cpl_timeout,
output cfg_err_cpl_abort,
output cfg_err_cpl_unexpect,
output cfg_err_posted,
output cfg_err_locked,
output [47:0] cfg_err_tlp_cpl_header,
input cfg_err_cpl_rdy,
output cfg_interrupt,
input cfg_interrupt_rdy,
output cfg_interrupt_assert,
output [7:0] cfg_interrupt_di,
input [7:0] cfg_interrupt_do,
input [2:0] cfg_interrupt_mmenable,
input cfg_interrupt_msienable,
input cfg_interrupt_msixenable,
input cfg_interrupt_msixfm,
output cfg_turnoff_ok,
input cfg_to_turnoff,
output cfg_trn_pending,
output cfg_pm_wake,
input [7:0] cfg_bus_number,
input [4:0] cfg_device_number,
input [2:0] cfg_function_number,
input [15:0] cfg_status,
input [15:0] cfg_command,
input [15:0] cfg_dstatus,
input [15:0] cfg_dcommand,
input [15:0] cfg_lstatus,
input [15:0] cfg_lcommand,
input [15:0] cfg_dcommand2,
input [2:0] cfg_pcie_link_state,
output [1:0] pl_directed_link_change,
input [5:0] pl_ltssm_state,
output [1:0] pl_directed_link_width,
output pl_directed_link_speed,
output pl_directed_link_auton,
output pl_upstream_prefer_deemph,
input [1:0] pl_sel_link_width,
input pl_sel_link_rate,
input pl_link_gen2_capable,
input pl_link_partner_gen2_supported,
input [2:0] pl_initial_link_width,
input pl_link_upcfg_capable,
input [1:0] pl_lane_reversal_mode,
input pl_received_hot_rst,
output [63:0] cfg_dsn,
//user port
output [63:0] RX_FIFO_DATA_o,
output RX_FIFO_WR_o,
input [63:0] TX_FIFO_DATA_i,
output TX_FIFO_RD_o,
output [7:0] pcie_tap
)
这个接口可以直接连在xilinx的PCIe IP核接口上，用户接口对于做数据采集卡的朋友非常友好。这里做一个利用XAPP1052 通过FIFO采集数据的例子。为了验证数据的方便，我们在开发板上通过一个计数器计数，把计数的值发送到上位机上。测试结果如下：
另外需要补充一点，这个工程在DMA写数据，也就是FPGA写数据到PC的时候，没有任何问题。但是在DMA读数据的时候，也就是FPGA从PC端读大量数据的时候，会出现返回的数据包乱序的现象。这是xapp1052的通病，对于做采集卡的朋友，这个问题并无影响，因为不需要从PC端读数据。如果有朋友需要读写都正确无误的PCIe DMA工程，可单独联系我，本人有全套PCIe DMA源代码，可用于各种系列的FPGA，但源码价格不菲哦。
五、附件
1、xapp1052 K7移植工程，附硬件代码注释和windows驱动说明（50元一份）
2、xapp1052 K7移植工程（FIFO接口），附硬件代码注释和windows驱动说明以及测试程序（500元一份）
3、支持XILINX全系列的多通道PCIe DMA IP核（价格详谈）
有需要请微信（330853172）联系
|