integer i;

reg[11:0] cnt;

// generate clk

    always #5 aclk =! aclk;

ifft_0  ifft_m0 (

      .aclk(aclk),                                                // input wire aclk

     // .aresetn(aresetn),

      .s_axis_config_tdata(s_axis_config_tdata),                  // input wire [7 : 0] s_axis_config_tdata

      .s_axis_config_tvalid(s_axis_config_tvalid),                // input wire s_axis_config_tvalid

      .s_axis_config_tready(s_axis_config_tready),                // output wire s_axis_config_tready

      .s_axis_data_tdata(s_axis_data_tdata),                      // input wire [47 : 0] s_axis_data_tdata

      .s_axis_data_tvalid(s_axis_data_tvalid),                    // input wire s_axis_data_tvalid

      .s_axis_data_tready(s_axis_data_tready),                    // output wire s_axis_data_tready

      .s_axis_data_tlast(s_axis_data_tlast),                      // input wire s_axis_data_tlast

      .m_axis_data_tdata(m_axis_data_tdata),                      // output wire [47 : 0] m_axis_data_tdata

      .m_axis_data_tvalid(m_axis_data_tvalid),                    // output wire m_axis_data_tvalid

      .m_axis_data_tready(m_axis_data_tready),                    // input wire m_axis_data_tready

      .m_axis_data_tlast(m_axis_data_tlast),                      // output wire m_axis_data_tlast