TOP

数字电路基础
2019-08-24 00:06:36 】 浏览:57
Tags:数字 电路 基础

题目:数制转换

R进制数转换为十进制数:按权展开,相加

十进制数转化为R进制数:整数部分,除R取余法,除到商为0为止。小数部分,乘R取整法,乘到积为0为止。

二进制数转化八进制数:三位一组,整数部分左边补0,小数部分右边补0。反之亦然。

二进制数转化十六进制数:四位一组,整数部分左边补0,小数部分右边补0。反之亦然。

题目:逻辑函数及其化简

公式法

卡诺图法

题目:什么是冒险和竞争,如何消除?

下面这个电路,使用了两个逻辑门,一个非门和一个与门,本来在理想情况下F的输出应该是一直稳定的0输出,但是实际上每个门电路从输入到输出是一定会有时间延迟的,这个时间通常叫做电路的开关延迟。而且制作工艺、门的种类甚至制造时微小的工艺偏差,都会引起这个开关延迟时间的变化。

 

 

    实际上如果算上逻辑门的延迟的话,那么F最后就会产生毛刺。信号由于经由不同路径传输达到某一汇合点的时间有先有后的现象,就称之为竞争,由于竞争现象所引起的电路输出发生瞬间错误的现象,就称之为冒险,FPGA设计中最简单的避免方法是尽量使用时序逻辑同步输入输出。

  1. 加滤波电容,消除毛刺的影响
  2. 加选通信号,避开毛刺
  3. 增加冗余项,消除逻辑冒险。

题目:用与非门等设计一个全加法器

 

题目:MOS逻辑门

与非门:上并下串(上为PMOS,下为NMOS)

或非门:上串下并(上为PMOS,下为NMOS)

反相器(上为PMOS,下为NMOS)

练习:画出Y = A·B + C的CMOS电路图

    Y = (A·B + C)” = ((A·B)’·C’)’,一个反相器,两个而输入与非门。

题目:用D触发器带同步高置数和异步高复位端的二分频的电路,画出逻辑电路,Verilog描述。

1 reg     Q;
2 always @(posedge clk or posedge rst)begin
3 if(rst == 1'b1)
4     Q <= 1'b0;
5 else if(set == 1'b1)
6     Q <= 1'b1;
7 else
8     Q <= ~Q;
9 end

题目:ASIC中低功耗的设计方法和思路(不适用于FPGA)

  1. 合理规划芯片的工作模式,通过功耗管理模块控制芯片各模块的Clock,Reset起到控制功耗的目的。
  2. 门控时钟(Clockgateing):有效降低动态功耗
  3. 多电压供电:通过控制模块的电压来降低功耗
  4. 多阈值电压

 

转载请注明出处:NingHeChuan(宁河川)

个人微信订阅号:硅农

如果你想及时收到个人撰写的博文推送,可以扫描左边二维码(或者长按识别二维码)关注个人微信订阅号

知乎ID:NingHeChuan

微博ID:NingHeChuan

原文地址:https://www.cnblogs.com/ninghechuan/p/9866047.html 


数字电路基础 https://www.cppentry.com/bencandy.php?fid=92&id=230550

】【打印繁体】【投稿】【收藏】 【推荐】【举报】【评论】 【关闭】 【返回顶部
上一篇跨时钟域处理 下一篇【转载】异步复位,同步释放保证..