设为首页 加入收藏

TOP

FPGA驱动VGA显示静态图片(一)
2019-08-24 00:06:48 】 浏览:83
Tags:FPGA 驱动 VGA 显示 静态 图片

一 、前言

  本文设计思想采用明德扬至简设计法。VGA是最常见的视频显示接口,时序也较为简单。本文从利用显示屏通过VGA方式显示测试图案及静态图片着手带大家接触图像显示应用,算是为后续VGA显示摄像头采集图像以及HDMI高清数字显示方式打个基础。

二、VGA显示原理

  关于VGA的详细解释可查看参考文献1,这里主要讲解下根据VGA的分辨率计算时钟频率的方式。以本文使用到的1024*768@60HZ为例。

  一帧图像显示周期为Tv,在这段时间内VGA需要扫描806行,每行1344个点。所以每个点的持续周期为:Ts=Tv/(n*m),故时钟频率:fs = n*m*fv=806*1344*60=65MHz。因此设计下来其实非常简单,PLL产生65MHz工作时钟信号,利用两个计数器分别计数行列值,之后根据计数器数值产生行场同步信号以及相应的RGB图像数据即可。有一点需要注意:VGA显示标准规定行场同步脉冲均为负脉冲,意思是只有同步脉冲阶段拉低,其他时刻为高电平。

三、静态图片显示

  VGA显示基本原理和设计方式确定后,显示图片也不是什么难事。可以将图片以.coe形式保存在FPGA内部BRAM中,通过VGA接口模块循环读取RAM数据方式来显示图片。FPGA片内BRAM的存储容量一般在kbit量级,存储640*480*24bit真彩色图像捉襟见肘,因此这里仅显示320*240*16bit图像用于测试。把图片格式设定为.coe文件的方法:一是可以利用些小的软件工具,此处先用img2Lcd软件将图片调整为合适的分辨率,再用BMP2Mif软件生成.coe文件初始化BMG IP核(见参考文献2);第二就是自己写一段软件脚本来转换。

  测试需求:VGA接口以1024*768分辨率,60Hz帧频,在显示屏中央位置显示一幅320*240图片,其他位置左右各一半分别显示白色和红色。

  BMG IP核配置:

  第一页选择单口ROM模式,其他保持默认。主要第二页的位宽和深度设置正确,另外取消掉输出寄存器选择匹配时序。

四、显示硬件方案

  大多数VGA显示采用电阻网络分压代替DA过程,这种方案成本较低,能满足大多数显示需求。当对分辨率要求较高时,采用专用显示芯片来完成R G B三路同步数模转换,本文采用ADI公司的ADV7123芯片,内含有三路10位DAC,最高支持1080p@60Hz图像输出。硬件中将每路低两位拉低,仅提供高8位接口可满足8*8*8 = 24bit真彩色显示需求。上升沿采样数据,为方便处理和代码规范,FPGA逻辑在PLL时钟上升沿驱动,输出显示芯片工作采样时钟为PLL产生时钟信号取反,如此可保证满足显示芯片建立保持时间需求。

五、逻辑代码设计

  VGA显示接口代码如下:

  1 `timescale 1ns / 1ps
  2 
  3 module vga_interface#(
  4     parameter DATA_W = 8)
  5    (
  6     input                       clk,//65MHz
  7     input                       rst_n,
  8 
  9     output                      vga_clk,
 10     output reg                  vga_en,
 11     
 12     //input       [DATA_W-1:0]    din_r,
 13     //input       [DATA_W-1:0]    din_g,
 14     //input       [DATA_W-1:0]    din_b,
 15     output      [DATA_W-1:0]    vga_r,
 16     output      [DATA_W-1:0]    vga_g,
 17     output      [DATA_W-1:0]    vga_b,
 18     output reg                  vga_hs,
 19     output reg                  vga_vs
 20     );
 21 
 22 /*********************************参数******************************************/
 23     //VGA:1280*768@60HZ 
 24     //行参数
 25     localparam H_A = 136,   //同步脉冲
 26                H_B = 160,   //显示后沿
 27                H_C = 1024,  //显示时段
 28                H_D = 24;    //显示前沿
 29     //场参数
 30     localparam V_A = 6,     //同步脉冲
 31                V_B = 29,    //显示后沿
 32                V_C = 768,   //显示时段
 33                V_D = 3;     //显示前沿
 34     
 35     //有效区域边界           
 36     localparam X0 = H_A+H_B,        //136+160=296
 37                X1 = H_A+H_B+H_C,    //136+160+1024=1320
 38                Y0 = V_A+V_B,        //6+29=35
 39                Y1 = V_A+V_B+V_C;    //6+29+768=803
 40     
 41     localparam COL_NUM = H_A+H_B+H_C+H_D,//1344
 42                ROW_NUM = V_A+V_B+V_C+V_D;//806
 43 
 44     //显示中心位置           
 45     localparam X_CENTER = (X0+X1)/2,//808
 46                Y_CENTER = (Y0+Y1)/2;//419
 47 
 48     //显示图片分辨率及位置
 49     localparam PIC_H = 320,
 50                PIC_V = 240;
 51 
 52     localparam PIC_H_LB = X_CENTER-PIC_H/2,
 53                PIC_H_RB = X_CENTER+PIC_H/2,
 54                PIC_V_UB = Y_CENTER-PIC_V/2,
 55                PIC_V_DB = Y_CENTER+PIC_V/2;
 56     
 57   /*********************************信号定义******************************************/     
 58 reg [ (12-1):0]  cnt_hs     ;
 59 wire        add_cnt_hs ;
 60 wire        end_cnt_hs ;
 61 reg [ (12-1):0]  cnt_vs     ;
 62 wire        add_cnt_vs ;
 63 wire        end_cnt_vs ;
 64 wire valid_area;
 65 wire left_half;
 66 wire picture_area;
 67 reg [DATA_W-1:0] r_reg,g_reg,b_reg;
 68 
 69 wire ena;
 70 wire [15:0] douta;
 71 reg [ (17-1):0]  cnt_addr     ;
 72 wire        add_cnt_addr ;
 73 wire        end_cnt_addr ;
 74 wire [16:0] addra;
 75 reg ram_vld;
 76 /*********************************计数器******************************************/
 77     
 78 always @(posedge clk or negedge rst_n) begin 
 79     if (rst_n==0) begin
 80         cnt_hs <= 0; 
 81     end
 82     else if(add_cnt_hs) begin
 83         if(end_cnt_hs)
 84             cnt_hs <= 0; 
 85         else
 86             cnt_hs <= c  
		
FPGA驱动VGA显示静态图片(一) https://www.cppentry.com/bencandy.php?fid=92&id=230561

首页 上一页 1 2 3 下一页 尾页 1/3/3
】【打印繁体】【投稿】【收藏】 【推荐】【举报】【评论】 【关闭】 【返回顶部
上一篇FPGA设计千兆以太网MAC(3)——.. 下一篇【Verilog HDL】赋值语句之阻塞赋..