最近鸽了挺久的,因为最近要做课设,再加上被这个工程的调试给难到了。
在做该工程的时候,有一个良好的项目管理习惯会让开发的时候不会让人那么的高血压。
特别要注意的是,异步FIFO的读写时钟的速率匹配问题,这个问题卡了我好久。
1、sobel算子
Sobel 算法是像素图像边缘检测中最重要的算子之一,在机器学习、数字媒体、计算机
视觉等信息科技领域起着举足轻重的作用。在技术上,它是一个离散的一阶差分算子,用来
计算图像亮度函数的一阶梯度之近似值。在图像的任何一点使用此算子,将会产生该点对应
的梯度矢量或是其法矢。
Sobel 边缘检测通常带有方向性,可以只检测竖直边缘或垂直边缘或都检测。
实现步骤:
第一步:Sobel 提供了水平方向和垂直方向两个方向的滤波模板。设 x 方向和 y 方向
的卷积因子分别为 Gx和 Gy,模板如下所示,A 为原图像。
第二步:矩阵运算后,就得到横向灰度值 Gx 和纵向灰度值 Gy,然后通过如下公式进
行计算出该点的灰度值:
这个运算比较复杂,涉及到平方和开根(FPGA 不擅长),可以采用取近似值计算方法,对
于最终结果影响不大
第三步:设置一个阈值 threshold,对数据进行比较然后输出二值图像
2、图像灰度算法
图像数据中,含有RGB三种颜色的数据,如果一起处理的话,要很大的的运算量和位宽,为了减小运算量,可以将24位的RGB数据转化为8位的灰度图像。
虽然丢失了一些颜色等级,但是从整幅图像的整体和局部的色彩以及亮度等级分布特征来看,灰度图描述与彩色图的描述是一致的。一般有分量法、最大值法、平均值法、加权平均法四种方法对彩色图像进行灰度化。
然后本次采用的是平均值法。
将彩色图像中的三分量亮度求平均得到一个灰度值。如下:
上式中有除法,考虑到在 FPGA 中实现除法比较的消耗资源,这里在实现前可以先做
如下的近似处理。可以将上面公式乘以 3/256,这样就需要同时乘以 256/3 保证公式的正确
性。公式处理过程如下:
对 256/3 做近似取整处理,将 256/3 替换成 85,则公式变为如下。
这样式子中除以 256 就可以采用移位方法来处理,式子变为如下:
上面处理过程中使用是对 256/3 的近似处理,当然这里可以采用其他数据,比如
512/3、1024/3、2048/3 等等,基本的原则是将平均公式法中分母的 3 替换成 2 的幂次的
数,这样除法就可以使用移位的方式实现,减小 FPGA 中由于存在除法带来的资源消耗。
3、sobel算法的实现
该工程用到的算子需要三行数据才能进行,我们可以先缓存两行数据,然后接下来的输入数据加上之前缓存的两行的数据就是三行数据了,示意图如下:
缓存区像移位寄存器一样,一个周期输入一个数据和输出一个数据,可以用xilinx的RAM-base Shift Register IP核来实现。
但上面仅实现31的模板,要实现33的模板可在每行输出串联三组寄存器,以下是示意图:
然后我们就可以取寄存器组里面的值进行Sobel 算法的实现了。
4、sobel算法模块
本模块需要
- 1个16位宽1024深度的异步FIFO
- 2个16位宽1024深度的同布FIFO
- 2个8位宽400深度RAM-base Shift Register IP核
sobel_core_v1_0.v
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: GDUT
// Engineer: Lclone
//
// Create Date: 2023/03/27 22:04:23
// Design Name: sobel_core
// Module Name: sobel_core
// Project Name: sobel_core
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////
module sobel_core_v1_0
# ( parameter LINE_LENGTH = 800, //行长度
parameter LINE_NUM = 480) //场长度
(
//------系统接口---------
input m_clk, //主时钟
input rst_n, //复位信号
//------摄像头接口-------
input pclk, //像素时钟
input [15:0] cam_data, //图像数据输入
input data_valid, //数据有效
//------maxis接口--------
input m_axis_tready,
output reg m_axis_tvalid,
output [15:0] m_axis_tdata,
output reg m_axis_tlast,
output m_axis_tuser
);
//------------------cam_fifo的信号-----------------------------
reg cam_fifo_data_rd_en; //cam_fifo 读使能
reg cam_fifo_data_rd_en_r;
wire [15:0] cam_fifo_data_out; //cam_fifo读出数据
wire [ 9:0] rd_data_count; //cam_fifo读出计数
//------------------图像灰度算法的信号------------------------
wire [ 9:0] sum;
reg [15:0] gray_r;
wire [ 7:0] gray_8b_o;
reg gray_valid;
//-------------------sbole模块信号----------------------------
wire [ 7:0] filter_data_out;
wire filter_data_valid;
//-------------------两个同步fifo的信号-----------------------
wire [15:0] fifo_data0;
wire [15:0] fifo_data1;
wire [ 9:0] fifo_data_count0;
wire [ 9:0] fifo_data_count1;
reg [ 9:0] out_data_count;
reg fifo_flag;
//-------------------场计数信号-------------------------------
reg [ 8:0] line_cnt;
reg line_end;
//------------------------------------------------------------
reg m_axis_act; //m_axis活动信号
always@(posedge m_clk or negedge rst