设为首页 加入收藏

Verilog

·MIPS寄存器堆 (2023-09-09)
·同步电路与异步电路 (2023-08-06)
·FPGA按键消抖 (2023-08-06)
·FPGA:乒乓球比赛模拟机的设计 (2023-07-23)
·初试高云FPGA (2023-07-23)

·基于状态机的按键消抖模块 (2023-07-23)
·【HDLBits刷题笔记】17 Verification: Wrting Testbenches&CS450 (2023-07-23)
·ZYNQ PS-PL通信(PL侧) (2023-07-23)
·【HDLBits刷题笔记】16 Buid a circuit from a simulation waveform (2023-07-23)
·【HDLBits刷题笔记】15 Finding bugs in code (2023-07-23)

·用状态机实现串口多字节数据发送 (2023-07-23)
·串口接收模块——verilog实现 (2023-07-23)
·用状态机实现串口多字节数据接收 (2023-07-23)
·verilog常见语法记录(一) (2023-07-23)
·通用8位SPI接口模块——verilog实现 (2023-07-23)

·FPGA用ROM输出正弦波 (2023-07-23)
·用状态机实现通用多字节SPI接口模块 (2023-07-23)
·高层次综合器Vivado HLS的概念与特点[原创www.cnblogs.com/helesheng] (2023-07-23)
·11-verilog-有限状态机 (2023-07-23)
·FPGA基于ACM2108的DDS设计 (2023-07-23)

·VGA、TFT显示模块——verilog实现 (2023-07-23)
·DDS结构的FPGA实现 (2023-07-23)
·具有50%占空比的奇数整数分频 (2023-07-23)
·【HDLBits刷题笔记】01 Getting Started & Basics (2023-07-23)
·Verilog——任务task的调用 (2023-07-23)

·【HDLBits刷题笔记】04 Procedures (2023-07-23)
·【HDLBits刷题笔记】02 Vectors (2023-07-23)
·【HDLBits刷题笔记】03 Modules: Hierachy (2023-07-23)
·【HDLBits刷题笔记】06 Basic Gates (2023-07-23)
·【HDLBits刷题笔记】09 Latches and Flip-Flops (2023-07-23)

·【HDLBits刷题笔记】05 More Verilog Features (2023-07-23)
·【HDLBits刷题笔记】07 Multiplexer&Arithmetic adder (2023-07-23)
·【HDLBits刷题笔记】08 Karnaugh Map to Circuit (2023-07-23)
·【HDLBits刷题笔记】14 Building Larger Circuits (2023-07-23)
·【HDLBits刷题笔记】10 Counters (2023-07-23)

·【HDLBits刷题笔记】11 Shift Regiters (2023-07-23)
·【HDLBits刷题笔记】12 More Circuits (2023-07-23)
·【牛客】1 基础语法 (2023-07-23)
·【牛客】3 时序逻辑 (2023-07-23)
·【牛客】2 组合逻辑 (2023-07-23)

·【牛客】4 序列检测&时序逻辑 (2023-07-23)
·【牛客】5 时序逻辑 (2023-07-23)
·【牛客】6 跨时钟域传输 (2023-07-23)
·基于FPGA的RGB灯WS2812B的控制器设计 (2023-07-23)
·【牛客】7 计数器&存储器&综合 (2023-07-23)

·「数字IC设计项目」 —— AHB SRAM控制器设计 & March C-算法内建自测试.. (2023-07-23)
·推排序 Verilog实现原理 (2023-07-23)
·ZYNQ基于DMA的串口传图 (2023-07-23)
·「FPGA项目」—— 基于AMBA总线的流水灯控制系统 (2023-07-23)
·数字分频器设计(偶数分频、奇数分频、小数分频、半整数分频、状态机分.. (2023-07-23)

·基于ZYNQ的OV5640摄像头的sobel算子边缘检测 (2023-07-23)
·CoaXpress downlink数据解析方法 (2023-07-23)
·Xilinx GTH 简介 ,CoaXpress FPGA PHY 部分 (2023-07-23)
·序列检测器(两种设计方法和四种检测模式|verilog代码|Testbench|仿真结.. (2023-07-23)
·FPGA 开发详细流程你了解吗? (2019-09-26)

·同步FIFO design and IP level verification (2019-09-23)
·【FPGA】Verilog实现交通信号灯 (2019-09-23)
·如何在Quartus II中查看RTL原理图 (2019-09-23)
·Ubuntu16.4安装Vivado Design Suite sdx2019.1 (2019-09-20)
·ZYNQ笔记(2):PS端——Hello World ! (2019-09-17)

·【接口时序】2、Verilog实现流水灯及与C语言的对比 (2019-09-03)
·剑指Offer - 九度1506 - 求1+2+3+...+n (2019-09-03)
·利用ZYNQ SOC快速打开算法验证通路(5)——system generator算法IP导入.. (2019-08-24)
·目标反射回波检测算法及其FPGA实现 之二:互相关/卷积/FIR电路的实现 (2019-08-24)
·接口与协议学习笔记-USB协议_USB2.0_USB3.0不同版本(三) (2019-08-24)

·目标反射回波检测算法及其FPGA实现 之三:平方、积分电路及算法的顶层实.. (2019-08-24)
·基于Verilog HDL的二进制转BCD码实现 (2019-08-24)
·FPGA中ROM与RAM相关知识总结(五) (2019-08-24)
·基于FPGA的DDS设计(一) (2019-08-24)
·FPGA设计千兆以太网MAC(3)——数据缓存及位宽转换模块设计与验证 (2019-08-24)

·FPGA驱动VGA显示静态图片 (2019-08-24)
·【Verilog HDL】赋值语句之阻塞赋值方式与非阻塞赋值方式 (2019-08-24)
·基于Verilog的CRC-CCITT校验 (2019-08-24)
·ADI高速信号采集芯片与JESD204B接口简介 (2019-08-24)
·java第一天! (2019-08-24)

·FPGA之CORDIC算法实现_理论篇(上) (2019-08-24)
·FPGA设计千兆以太网MAC(2)——以太网协议及设计规划 (2019-08-24)
·重学Verilog(3)——参数化模块 (2019-08-24)
·Verilog 99题之001-009 (2019-08-24)
·对单脉冲跨时钟域的处理方法 (2019-08-24)

·跨时钟域处理 (2019-08-24)
·数字电路基础 (2019-08-24)
·【转载】异步复位,同步释放保证系统稳定 (2019-08-24)
·数字信号处理专题(2)——利用FPGA进行基本运算及特殊函数定点运算 (2019-08-24)
·你真的会Xilinx FPGA的复位吗? (2019-08-24)

·实测—fft IP核使用(包括ifft的配置使用) (2019-08-24)
·一个有趣的异步时序逻辑电路设计实例 ——MFM调制模块设计笔记 (2019-08-24)
·Modelsim SE 和 Quartus II 编译器(综合器)的区别 (2019-08-24)
·【心得】Lattice后端使用经验小结(ECP5UM,DDR3,Diamond3.10,Reveal.. (2019-08-24)
·PCIE_DMA实例四:xapp1052在Xilinx 7系列(KC705/VC709)FPGA上的移植 (2019-08-24)

·在testbench从文件读入激励 (2019-08-24)
·【心得】Lattice Diamond 后端约束实战小结 (2019-08-24)
·基于fpga的vga学习(3) (2019-08-24)
·基于fpga的vga学习(1) (2019-08-24)
·Verilog使用相对路径时应注意的问题 (2019-08-24)

·Vivado中xilinx_courdic IP核(求exp指数函数)使用 (2019-08-24)
·【基本知识】verilog中 `define 的使用 (2019-08-24)
·ARM与FPGA通过spi通信设计2.spi master的实现 (2019-08-24)
·FPGA高速ADC接口实战——250MSPS采样率ADC9481 (2019-08-24)
·FPGA控制RGMII接口PHY芯片基础 (2019-08-24)