设为首页 加入收藏

TOP

硬件工程师面试问答(二)
2014-11-24 02:01:59 来源: 作者: 【 】 浏览:55
Tags:硬件 工程师 面试 问答
压有关,容值和耐压越高,封装尺寸越大。经验之谈,0603 封装的电容,容值最大为 225(2.2μF),10μF 的电容,应该没有 0805 的封装,而 3216,3528 的封装与耐压和材料有关,建议你根据具体元件参考相应的 Datasheet。
2、在芯片的引脚连线之间串入电阻,多见于信号传输上,电阻的作用是防止串扰,提高传输成功率,有时也用来作为防止浪涌电流。电阻值一般较小,低于 100 欧姆。
3、藕合电容应尽可能靠近电源引脚。耦合电容在电源和地之间的有两个作用:一方面是蓄能电容,避免由于电流的突变而使电压下降,相当于滤纹波,故又 称为去藕。另一方面旁路掉该器件的高频噪声,故又称为旁路。数字电路中典型的去耦电容值是 0.1μF。这个电容的分布电感的典型值是 5μH。0.1μF 的去耦电容有 5μH 的分布电感,它的并行共振频率大约在 7MHz 左右,也就是说,对于 10MHz 以下的噪声有较好的去耦效果,对 40MHz 以上的噪声几乎不起作用。0.1μF、10μF 的电容并联使用,共振频率在 20MHz 以上,去除高频噪声的效果要好一些,较好的兼顾了去藕和旁路。经验上,每 10 片左右 IC 要加一片 1 个耦合电容,可选 1μF 左右。最好不用铝电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用,可按 C=”1″/F, 10MHz 取 0.1μF,100MHz 取 0.01μF。
4、泛泛地讲,5V TTL 器件和 5V CMOS 器件统称为 5V 器件,可以讲该器件电源接上 5V,其引脚输出或输入电平就是 5V TTL 或者 5V CMOS。但 TTL 和 CMOS 器件由于材料的不同,导致其驱动能力、功耗、上升时间、开关速度等参数迥异,分别适用不同的场合。
[问]:
1、我是刚学习单片机系统设计的,感觉有很多地方都是按经验值来选择电阻电容的。比如,去藕电容一般是 0.1μF,上下拉电阻一般是 4.7K–10K,晶振起振电路电容好像一般为 22pF;还有,电阻的封装选择说是要按功率来说,可是怎么计算具体需要多大功率的电阻呢 我看很多设计中好像就是经验,大多使用 0805 或者 0603,电容好像也差不多,耐压电压稍微选大点应该就没问题?
2、USB插座电路,有一个电容:0.01μF/2KV,有这么高的耐压电压电容吗?为什么在这里需要使用这么高的耐压电容?
3、何谓扇入、扇出、扇入系数及扇出系数?
[答]:
1、关于电容的选择,与频率关系较为密切。以晶振的匹配电容为例,主要用来匹配晶体和振荡电路使电路易于启振并处于合理的激励态 下,对频率也有一定的“微调”作用,若频率为 11.0592MHz,则该电容取30pF;当频率为 22.0184MHz,则取 22pF。另外,上拉电阻一般取值是4.7–10K,而下拉电阻一般取值是 10K–100K。
至于电阻的额定功率的选择,一般取 0.25W 或 0.125W,此时封装多为 0805 或者 0603;但若用于电流检测或限流作用时,需取 0.5W–3W,封装尺寸肯定大了,3216,3528 都有可能。
2、0.01μF/2KV,多数为陶瓷电容或聚丙烯电容,应是安规电容,用于电源滤波器,起EMC及滤波作用。所谓的安规电容,是指用于这样的场 合:即电容器失效后,不会导致电击,不危及人身安全。
3、扇入系数,是指门电路允许的输入端数目。一般门电路的扇入系数 Nr 为 1–5,最多不超过 8。若芯片输入端数多于实际要求的数目,可将芯片多余输入端接高电平(+5V)或接低电平(GND)。扇出系数,是指一个门的输出端所驱动同类型门的个 数,或称负载能力。一般门电路的扇出系数 Nc 为 8,驱动器的扇出系数 Nc 可达 25。Nc 表征了门电路的负载能力。


首页 上一页 1 2 下一页 尾页 2/2/2
】【打印繁体】【投稿】【收藏】 【推荐】【举报】【评论】 【关闭】 【返回顶部
分享到: 
上一篇代码分析题 下一篇新浪笔试题总结

评论

帐  号: 密码: (新用户注册)
验 证 码:
表  情:
内  容: