设为首页 加入收藏

TOP

Verilog使用相对路径时应注意的问题(二)
2019-08-24 00:06:24 】 浏览:121
Tags:Verilog 使用 相对 路径 时应 注意 问题
log文件夹和仿真工程test1应在同一级,否则modelsim会提示找不到文件

 

总结:通过上述分析可以看出,当使用没有“../”的相对路径时,Quartus和Modelsim的用法相同,都是以工程路径作为参考;

   当使用有“../”的相对路径时,modelsim则以工程的上一级文件夹作为参考。

 

首页 上一页 1 2 下一页 尾页 2/2/2
】【打印繁体】【投稿】【收藏】 【推荐】【举报】【评论】 【关闭】 【返回顶部
上一篇基于fpga的vga学习(1) 下一篇Vivado中xilinx_courdic IP核(求e..

最新文章

热门文章

Hot 文章

Python

C 语言

C++基础

大数据基础

linux编程基础

C/C++面试题目