Verilog

·tinyriscv---一个从零开始写的极简、易懂的开源RISC-V处理器核 (2019-12-16)
·[FPGA]Verilog 60s秒表计时器(最大可计时间长达9min) (2019-12-15)
·基于AHB总线的master读写设计(Verilog) (2019-11-15)
·【心得】Lattice EPC3 PCS使用经验 (2019-11-15)
·FPGA 开发详细流程你了解吗? (2019-09-26)

·同步FIFO design and IP level verification (2019-09-23)
·【FPGA】Verilog实现交通信号灯 (2019-09-23)
·如何在Quartus II中查看RTL原理图 (2019-09-23)
·Ubuntu16.4安装Vivado Design Suite sdx2019.1 (2019-09-20)
·ZYNQ笔记(2):PS端——Hello World ! (2019-09-17)

·【接口时序】2、Verilog实现流水灯及与C语言的对比 (2019-09-03)
·剑指Offer - 九度1506 - 求1+2+3+...+n (2019-09-03)
·利用ZYNQ SOC快速打开算法验证通路(5)——system generator算法IP导入.. (2019-08-24)
·目标反射回波检测算法及其FPGA实现 之二:互相关/卷积/FIR电路的实现 (2019-08-24)
·接口与协议学习笔记-USB协议_USB2.0_USB3.0不同版本(三) (2019-08-24)

·目标反射回波检测算法及其FPGA实现 之三:平方、积分电路及算法的顶层实.. (2019-08-24)
·基于Verilog HDL的二进制转BCD码实现 (2019-08-24)
·FPGA中ROM与RAM相关知识总结(五) (2019-08-24)
·基于FPGA的DDS设计(一) (2019-08-24)
·FPGA设计千兆以太网MAC(3)——数据缓存及位宽转换模块设计与验证 (2019-08-24)